Samsung, ambizioso piano per realizzare chip a 4 nm entro il 2020

Samsung è determinata a guadagnarsi, a stretto giro, la “palma d’oro” nel mercato dei semiconduttori. Per raggiungere l’obiettivo, la società sudcoreana ha presentato un completo quanto ambizioso progetto per i prossimi anni durante i quali Samsung migliorerà i suoi processi costruttivi per arrivare a 4 nm nel 2020 e abbraccerà l’utilizzo di un processo FD-SOI (Fully Depleted – Silicon on Insulator).

Con l’espressione processo costruttivo, nel caso di CPU e SoC, ci si riferisce alle dimensioni dei transistor. In particolare, il valore espresso in nanometri (nm) indica la dimensione media del gate di ciascun transistor usato nel processore.
La miniaturizzazione è stata portata così agli estremi che si sono da tempo presentati evidenti problemi di carattere fisico: La legge di Moore è ancora valida? Nature ne celebra la fine.

FD-SOI è un approccio che sfrutta la tecnologia silicio su isolante (SOI, Silicon on insulator): viene adoperato un substrato di silicio-isolante-silicio al posto del convenzionale substrato di silicio.
Come isolante si impiega generalmente diossido di silicio e, in questo modo, il semiconduttore può ridurre le capacità parassite dei circuiti – ottimizzando le prestazioni – e migliorare la scalabilità dei circuiti integrati.

Durante un incontro organizzato da Samsung, i portavoce della società hanno fornito alcuni dettagli sulla tecnologia 8LPP (8nm Low Power Plus) che verrà impiegata nei processori che raccoglieranno l’eredità degli attuali SoC a 10 nm.
Essi segneranno un “punto di svolta” perché i processori 8LPP a 8 nm segneranno l’ultima tappa prima del passaggio alla cosiddetta litografia EUV che dovrebbe consentire il superamento della legge di Moore e, in futuro, la realizzazione di semiconduttori a 1 nm.

L’ultravioletto estremo (EUV) verrà utilizzato a partire dai SoC a 7 nm presupponendo l’utilizzo di un raggio laser ad elevata energia nello spettro dell’ultravioletto. Questo procedimento di nanolitografia sarà quello su cui Samsung punterà tutti gli sforzi.

Ecco quindi che i primi chip a 7 nm dovrebbero arrivare già nel 2018 mentre quelli a 6 e 5 nm nel 2019.
Per il passaggio seguente – i 4 nm nel 2020 – Samsung utilizzerà la struttura MBCFET (Multi Bridge Channel FET) che dovrebbe consentirà di superare i limiti fisici e prestazionali dell’odierna architettura FinFET.

Il processo FD-SOI menzionato nell’introduzione dovrebbe per il momento essere utilizzato solo per i chip destinati ai dispositivi del mondo Internet delle Cose.