L'Europa punta su RISC-V per la sovranità nel supercomputing: il progetto DARE

L’Unione Europea prova a intensificare i suoi sforzi per guadagnare una certa indipendenza nel settore dei semiconduttori. Lo fa tornando a investire sull’architettura RISC-V, ritenuta la leva migliore sulla quale agire oggi in ambito supercomputing. Nasce così Digital Autonomy with RISC-V in Europe (DARE), un’iniziativa che mira a sviluppare processori avanzati per i futuri supercomputer europei e per applicazioni di intelligenza artificiale (AI).

Un nuovo tentativo verso l’indipendenza tecnologica

L’idea di utilizzare RISC-V nei supercomputer europei non è nuova. Nel corso degli anni, diversi progetti hanno esplorato questa possibilità, ma il primo sistema exascale europeo ha finito per adottare architetture basate su ARM. Tuttavia, con l’evoluzione del panorama geopolitico e tecnologico, l’Europa ha deciso di rilanciare l’ambizione di progettare chip ad alte prestazioni basati su RISC-V.

Il progetto DARE è finanziato con 240 milioni di euro attraverso EuroHPC Joint Undertaking e vede il Barcelona Supercomputing Center (BSC-CNS) come soggetto coordinatore. L’iniziativa coinvolge 38 partner europei e si propone di sviluppare tre chiplet RISC-V nei prossimi tre anni:

• Un acceleratore vettoriale per HPC (high performance computing), sviluppato dalla startup spagnola Openchip.
• Un chiplet AI di nuova generazione, realizzato dalla olandese Axelera AI.
• Un processore general-purpose, progettato dalla tedesca Codasip.

Chiplet e modularità: la scommessa di DARE

Il nuovo progetto si concentra su una strategia basata su chiplet, ossia su singoli die che possono essere combinati per creare sistemi più potenti e versatili. La scelta, che in ambito x86 ha decretato a suo tempo il forte rilancio di AMD con i suoi Ryzen, consente maggiore scalabilità e un design modulare. Grazie ai chiplet, infatti, i progettisti di semiconduttori riescono nell’impresa di ottimizzare prestazioni, efficienza energetica e costi di produzione.

Axelera AI, che ha già ricevuto 61,6 milioni di euro di finanziamento per il proprio chiplet, si distingue per l’esperienza nel settore AI. La sua attuale architettura utilizza core di elaborazione matriciale (MAC) integrati in una memoria SRAM, seguendo il paradigma dell’elaborazione in-memory, fondamentale per l’efficienza nella gestione dei vari carichi di lavoro AI.

Il futuro chiplet Titania, progettato per l’HPC, riprenderà questa architettura ma con un numero maggiore di core e una configurazione multi-die.

Codasip, nota per lo sviluppo di CPU RISC-V per dispositivi embedded e IoT, farà perno sul progetto DARE per estendere la sua influenza nel settore HPC. L’azienda prevede di adattare le sue architetture alle elaborazioni AI, big data e supercomputing, segnando un passo significativo verso processori RISC-V ad alte prestazioni.

Meno dettagli sono disponibili sull’acceleratore vettoriale di Openchip: si tratta comunque di un elemento chiave per migliorare le prestazioni nei calcoli scientifici e nella gestione dei modelli AI avanzati.

RISC-V: una questione di sovranità tecnologica

L’Europa non gioca da sola nella corsa a RISC-V come alternativa alle architetture proprietarie. Anche l’India, ad esempio, ha avviato lo sviluppo di chip basati su RISC-V per ridurre la dipendenza da fornitori esteri. La stessa Cina, attraverso Alibaba, ha presentato il processore XuanTie C930, potenzialmente destinato sia ai PC che ai veicoli.

Nonostante RISC-V sia un’architettura aperta e senza royalty, ripetutamente celebrata dal leggendario progettista di chip Jim Keller, il suo sviluppo non è immune da tensioni geopolitiche.

Negli USA, alcuni legislatori hanno ipotizzato la possibile introduzione di restrizioni sull’uso di RISC-V da parte della Cina. Gli osservatori non escludono, quindi, che in futuro possano essere introdotti dei vincoli sull’uso globale della tecnologia. E ciò proprio usando gli strumenti normativi.