Intel, le due tecnologie sulle quali punta l'azienda per il 2024

Da un lato Intel sta puntando a rafforzare la sua presenza sul mercato come “fonderia” ovvero come azienda in grado di produrre chip per conto terzi, anche ARM e RISC-V, non soltanto x86 quindi (Intel Foundry Services). Dall’altro, già da alcuni anni, l’azienda di Santa Clara sta cercando di colmare il gap competitivo che aveva accumulato prima dell’arrivo di Pat Gelsinger al timone di Intel.

Se volessimo fare un breve riassunto di quanto accaduto nel recente passato, basterebbe ricordare come nel 2018 la società fondata da Gordon Moore e Robert Noyce abbia evidenziato un ritardo nella transizione al processo costruttivo (o nodo di produzione) a 10 nm. Negli anni seguenti, Intel ha registrato diversi “inciampi”: il nodo a 7 nm è stato battezzato Intel 4; quello a 10 nm come Intel 7.

Le due tecnologie sulle quali Intel scommette per il suo futuro

Sotto la guida di Gelsinger, tuttavia, Intel sta recuperando investendo sul futuro della società e sulla crescita del suo business essenzialmente attraverso due tecnologie: RibbonFET e PowerVia.

RibbonFET

RibbonFET, presentata nel 2021, sostituirà l’attuale architettura per transistor FinFET che risale al 2012. A differenza di FinFET, che utilizza alette verticali, RibbonFET sfrutta canali a forma di nastro circondati dal gate per garantire un maggiore controllo e una drain current più elevata. Inoltre, il RibbonFET offre una densità di corrente simile al predecessore in uno spazio più ridotto, consentendo una maggiore scalabilità, in particolare al di sotto dei 5 nm.

La drain current si riferisce alla corrente che fluisce attraverso il terminale di “drain” del transistor: la corrente fluisce dal terminale di “drain” verso il terminale di “source” quando il transistor è acceso. Il controllo della corrente di drenaggio è regolato dalla tensione applicata al terminale di “gate”. Quando si applica una tensione sufficiente al terminale di “gate”, il transistor si attiva e permette alla corrente di fluire dal terminale di “drain” a quello di “source”. La drain current è quindi un parametro critico nel design e nell’analisi dei circuiti elettronici, poiché influisce sulle prestazioni complessive del transistor e, di conseguenza, del circuito in cui sono utilizzati.

I RibbonFET, come abbiamo detto, dispongono di un gate che avvolge completamente il canale, fornendo un controllo molto migliore. Secondo Intel, se RibbonFET venisse introdotto con il processo costruttivo Intel 20Å (2 nm), migliorerebbe l’efficienza energetica fino al 15%. La lettera “Å” indica l’unità di misura angstrom, un decimo del nanometro, fino ad oggi utilizzato per esprimere la dimensione dei transistor o meglio la dimensione media del gate di ciascun transistor.

PowerVia

La tecnologia che darà risultati ancora più straordinari per Intel si chiama PowerVia e consiste in un nuovo schema di alimentazione del processore. Come abbiamo già avuto modo di evidenziare, PowerVia consente di fornire l’alimentazione dalla parte posteriore del chip, migliorando le prestazioni e l’efficienza energetica. Nello schema convenzionale, l’alimentazione e il trasferimento dei segnali competono in termini di risorse e sono posti in un lato del chip. Separandoli, le prestazioni miglioreranno del 6% a detta di Intel che paragona i tradizionali wafer di silicio a una pizza, affermando: “con PowerVia non faremo più la pizza“.

Tecnologie lanciate insieme: addio allo storico approccio conservativo di Intel

Per evitare ritardi, RibbonFET e PowerVia saranno introdotte contemporaneamente, come evidenzia anche IEEE Spectrum. Per evitare che una tecnologia si trovi ad “attendere” l’altra, Intel ha deciso di rendere le due soluzioni parte integrante dei chip del futuro dichiarandosi pronta a produrre i primi esemplari a 20Å nella prima metà del 2024.

TSMC, d’altra parte, prevede di iniziare la produzione della prossima generazione di chip N2 utilizzando il processo a 2 nm all’inizio del 2025 per poi proseguire con la produzione di chip N2P dotati di tecnologia di alimentazione sul retro entro il 2026. In un altro articolo abbiamo predisposto un primissimo confronto tra chip TSMC a 2 nm e Intel 20Å e 18Å.

Nel frattempo, Samsung ha già introdotto transistor Nanosheet con nodo a 3 nm nel 2022, ma non ha rivelato quando pensa di implementare un’alimentazione backside simile a quella adottata da Intel con PowerVia.

L’immagine in apertura è di Intel: l’aggiunta dell’alimentazione sul lato posteriore (metà inferiore) del chip nasconde un po’ l’altra grande innovazione. I nuovi transistor in uno strato di silicio incredibilmente sottile (linea centrale). Fonte Intel, via IEEE Spectrum.